Engenharia Electrotécnica
Descrição da Oportunidade
• Estudo do estado da arte em mecanismos de interface CPU–CGRA, incluindo abordagens por custom ISA extension; • Definição do conjunto de instruções customizadas para controlo do CGRA (e.g., configuração, execução, leitura de resultados); • Implementação da interface de hardware entre o core RISC-V e CGRA, ou em hardware (via HLS ou HDL), ou via sistema de co-simulação; • Contribuir para ou utilizar método de geração de binários para o sistema, convertendo grafos mapeados para sequências de instruções, e efetuar a execução de programas de teste; • Colaboração na escrita de artigos científicos para divulgação de resultados
Habilitações Académicas
mestrado em engenharia eletrotécnica, informática, ou área afim
Requisitos Mínimos
• experiência em design de hardware ou sistemas heterogêneos• experiência de programação em linguagem C/C++• fluente em Inglês (escrito e falado)
Fatores de Preferência
• experiência em RISC-V • experiência em manipulação de estruturas de dados em formato de grafo • fluente em Português e Inglês (escrito e falado)
Período de candidatura
Desde 04 Dec 2025 a 19 Dec 2025
Centro
Telecomunicações e Multimédia